PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-259320

(43) Date of publication of application: 16.09.1994

(51)Int.Cl.

G06F 12/06

G11C 16/06

(21)Application number: 05-043566

(71)Applicant: HITACHI LTD

(22) Date of filing:

04.03.1993

(72)Inventor: SASAKI TOSHIO


TANAKA TOSHIHIRO KATO MASATAKA

(54) NONVOLATILE MEMORY DEVICE

(57)Abstract:

PURPOSE: To suppress an increase in current consumption and to shorten the total rewriting time by individually shifting and selecting respective sectors of memory blocks with time and performing erasure and writing control.

CONSTITUTION: The rewriting, i.e., erasure and writing of data are processed by shifting and selecting respective corresponding sectors among respective sectors of individual memory blocks 22-1 to 22-8 1st buffer memories 24-1 to 24-8 with time. At this time, the memory device 2 when inputting an external address judges whether or not the sector corresponding to the external address can be erased in current operation mode and starts erasing the sector when the sector can



be erased. If there are many sectors being written and simultaneous parallel rewriting exceeds the set maximum permissible current of the memory device and can not be done, the completion of sectors precedently in process is awated by making a temporary wait. Then the sector begins to be rewritten after the process is completed. Further, writing is performed following the erasure of the sector.

Searching PAJ Page 2 of 2

LEGAL STATUS

[Date of request for examination] 28.02.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3594626

[Date of registration] 10.09.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-259320

(43)公開日 平成6年(1994)9月16日

(51)Int.Cl. ⁵	識別記号	广内整理番号	FI	技術表示箇所
G 0 6 F 12/06	5 3 0	9366-5B		
G 1 1 C 16/06				
		6866-5L	G 1 1 C 17/00	309 C

		審査請求	未請求 請求項の数24 OL (全 12 頁)
(21)出願番号	特願平5-43566	(71)出願人	000005108 株式会社日立製作所
(22)出願日	平成5年(1993)3月4日		東京都千代田区神田駿河台四丁目 6番地
		(72)発明者	佐々木 敏夫
			東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	田中利広
			東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(72)発明者	加藤正高
			東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内
		(74)代理人	弁理士 中村 純之助


(54)【発明の名称】 不揮発性メモリ装置

(57)【要約】

【目的】不揮発性メモリ装置の消去、書込み動作、すなわち書換え処理を効率よく低消費電力で高速化する。

【構成】複数の不揮発性メモリセルの構成を含む複数のセクタから成る複数のメモリブロックと、該メモリブロックの各々に接続されて該メモリブロック内の1セクタと少なくとも同一メモリ容量を有するバッファメモリと、外部アドレスから各セクタを選択する内部アドレスを生成し該内部アドレスに対応する各セクタと該セクタに対応する上記バッファメモリとの間における情報の読出しと書換えの制御を行うリードライト回路を有する不揮発性メモリ装置において、上記リードライト回路が、上記メモリブロック内の少なくとも1つのセクタを単位として、上記各メモリブロックの個々のセクタの活性を時間的にシフトしつつ選択する手段と、その選択したセクタに対して情報の書換えのための情報の消去もしくは書込みをする手段を備える。

文 本発明の装置の消去、書込みの概念団



【特許請求の範囲】

【請求項1】複数の不揮発性メモリセルの構成を含む複数のセクタから成る複数のメモリブロックと、該メモリブロックの各々に接続されて該メモリブロック内の1セクタと少なくとも同一メモリ容量を有するバッファメモリと、少なくとも外部アドレスから各セクタを選択する内部アドレスを生成し該内部アドレスに対応する各セクタと該セクタに対応する上記バッファメモリとの間における情報の読出しと書換えの制御を行うリードライト回路を有する不揮発性メモリ装置において、

上記リードライト回路が、上記メモリブロック内の少なくとも1つのセクタを単位として、上記各メモリブロックの個々のセクタの活性を時間的にシフトしつつ選択する手段と、その選択したセクタに対して情報の書換えのための情報の消去もしくは書込みをする手段を備えることを特徴とする不揮発性メモリ装置。

【請求項2】請求項1記載の不揮発性メモリ装置において、上記リードライト回路は、各セクタの消去を任意の時間シフト選択することで実行し、かつ書込みは各セクタの選択が時間的に重ならないように上記内部アドレスを制御する手段を備えることを特徴とする不揮発性メモリ装置。

【請求項3】請求項1記載の不揮発性メモリ装置において、上記リードライト回路は、各セクタの消去選択が時間的に重ならないよう上記内部アドレスを制御する手段を備えることを特徴とする不揮発性メモリ装置。

【請求項4】請求項1記載の不揮発性メモリ装置において、上記リードライト回路は、まず、入力された外部アドレスを基に該当するセクタの全てを消去し、次いで上記メモリブロックに対するバッファメモリのデータを該当するセクタの全てに書込むよう制御する手段を備えることを特徴とする不揮発性メモリ装置。

【請求項5】請求項1記載の不揮発性メモリ装置において、上記リードライト回路は、任意のセクタの選択書込み時に上記選択した以外のセクタの消去もしくは書込みを禁止するよう制御する手段を備えることを特徴とする不揮発性メモリ装置。

【請求項6】請求項1乃至請求項5の何れかに記載の不揮発性メモリ装置において、上記バッファメモリは書込みデータを上記バッファメモリに一時記憶し、外部の消去もしくは書込み指示に応じて、上記リードライト回路が上記書込みデータをメモリセルに印加する構成を備えることを特徴とする不揮発性メモリ装置。

【請求項7】請求項1記載の不揮発性メモリ装置において、上記リードライト回路は、所定のセクタが消去中もしくは書込み中であることを検出し、消去中であれば該当セクタ以外の他のセクタが書込み可能なことを許可し、告込み中であれば他のセクタが消去可能なことを許可する手段を備えることを特徴とする不揮発性メモリ装置。

【請求項8】請求項1 記載の不揮発性メモリ装置において、上記リードライト回路は、所定のメモリブロックのセクタが消去中もしくは書込み中であることを検出し、消去中であれば該当セクタをもつメモリブロック以外のメモリブロックのセクタが書込み可能なことを許可し、書込み中であれば上記他のセクタが消去可能なことを許可する手段を備えることを特徴とする不揮発性メモリ装置。

【請求項9】請求項1記載の不揮発性メモリ装置において、上記内部アドレスを記憶するアドレスレジスタを有し、該アドレスレジスタは実行中の内部アドレスとこれから実行するアドレスを記憶するアドレスレジスタのいずれか一方、もしくは両者を有することを特徴とする不揮発性メモリ装置。

【請求項10】請求項1記載の不揮発性メモリ装置において、上記リードライト回路は、消去中もしくは書込み選択中は、選択中の所定のセクタをもつメモリブロック以外のメモリブロックのセクタ選択を禁止するため、実行中の内部アドレスとこれから実行する内部アドレスを記憶するアドレスレジスタを具備することを特徴とする不揮発性メモリ装置。

【請求項11】請求項10記載の不揮発性メモリ装置に おいて、上記アドレスレジスタが、所定のセクタ以外の セクタ選択を禁止するため、実行中の内部アドレスとこ れから実行するアドレスを区別するフラグピットを少な くとも1ビット以上有することを特徴とする不揮発性メ モリ装置。

【請求項12】請求項1記載の不揮発性メモリ装置において、セクタ単位で不良セクタを代替するセクタ教済回路を少なくとも有することを特徴とする不揮発性メモリ装置。

【請求項13】請求項1記載の不揮発性メモリ装置において、上記バッファメモリとして、第1のバッファメモリと第2のバッファメモリを有し、上記リードライト回路は上記第1のバッファメモリと第2のバッファメモリに指示することにより、第1と第2のバッファメモリ間のデータ転送と、該当するセクタと第1のバッファメモリもしくは他のセクタと第2のバッファメモリ間での相互データ転送を可能とする構成であることを特徴とする不揮発性メモリ装置。

【請求項14】請求項13記載の不揮発性メモリ装置において、上記リードライト回路は上記第1のバッファメモリが所定のセクタに書込みデータを転送中においても、上記第2のバッファメモリが他のセクタの読出しデータを装置の外部へ転送する構成であることを特徴とする不揮発性メモリ装置。

【請求項15】請求項13記載の不揮発性メモリ装置に おいて、上記リードライト回路は上記第1のバッファメ モリが所定のセクタに書込みデータを転送中において も、上記第2のバッファメモリが他のメモリブロックの セクタの読出しデータを装置の外部へ転送する構成であることを特徴とする不揮発性メモリ装置。

【請求項16】請求項1記載の不揮発性メモリにおいて、上記バッファメモリの各々が、シリアルポートとパラレルポートを有するマルチポート形メモリであることを特徴とする不揮発性メモリ装置。

【請求項17】請求項13記載の不揮発性メモリ装置に おいて、上記第1もしくは第2のバッファメモリの容量 は、上記不揮発性メモリブロックの消去と書込みの単位 であるセクタの容量の少なくとも1倍以上の倍数で構成 されることを特徴とする不揮発性メモリ装置。

【請求項18】請求項1記載の不揮発性メモリ装置において、上記メモリブロックと、上記パッファメモリと、上記リードライト回路のうち、少なくとも2つを同一半導体基板上に設けたことを特徴とする不揮発性メモリ装置。

【請求項19】請求項13記載の不揮発性メモリ装置に おいて、上記第1のバッファメモリと第2のバッファメ モリのいずれか一つが不揮発性メモリで構成されること を特徴とする不揮発性メモリ装置。

【請求項20】請求項1記載の不揮発性メモリ装置において、上記各セクタを時間的にシフトさせ選択する時系列的な消去、書込動作をメモリ装置の動作モード選択機能により選択可能とする構成であることを特徴とする不揮発性メモリ装置。

【請求項21】請求項1記載の不揮発性メモリ装置において、上記バッファメモリがSRAM形メモリ、DRAM形メモリ、もしくは上記メモリの組合せ、のいずれかで構成された半導体メモリであることを特徴とする不揮発性メモリ装置。

【請求項22】請求項1記載の不揮発性メモリ装置において、消去もしくは書込みが正常に完了しなかった不良セクタはそのセクタのアドレスを装置の入出力端子を介して外部出力するか、もしくはシステム内部のセクタ管理テーブルへ転送するか、いずれかの手段を少なくとも備えることを特徴とする不揮発性メモリ装置。

【請求項23】請求項22記載の不揮発性メモリ装置に おいて、各セクタの内部アドレスを内蔵するセクタ管理 テーブルを有して、該セクタ管理テーブルは、該テーブ ルによる不良セクタへの消去、書込み、読出しアクセス が、予備のセクタへのアクセスとなるよう構成されるこ とを特徴とする不揮発性メモリ装置。

【請求項24】請求項1記載の不揮発性メモリ装置において、システムの電源遮断等で消去、書込みが完了できなかったセクタは消去もしくは書込み動作を電源復帰時に再実施できるよう構成することを特徴とする不揮発性メモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体メモリにおける電

気的に消去可能なプログラムリードオンリメモリに係 り、特に高速の消去、ひひみに好適な不揮発性メモリ装 置に関する。

[0002]

【従来の技術】先ず、本発明の基本機能のために従来構成の不揮発性メモリ装置について説明する。従来の不揮発性メモリ装置においては、図2のような消去、書込みによるデータ書換え方法が用いられている。この図は、特開平2-99114号に記載されているものであり、チップ上のEEPROMセルすなわち不揮発性メモリセルのアレイがセクタとして構成され、そしてその各々のセクタに含まれる全てのセルが同時に消去されることを示している。すなわち装置は消去のためにチップ間の組み合わせを選択し、それらを同時に消去する。これにより従来の装置は、全てのセルが毎回消されるか、または一つのセクタが一時に消された過去の装置構成に比べて、より早くかつ効果的になっている。

[0003]

【発明が解決しようとする課題】上記従来技術の問題 は、チップ間にわたる複数のセクタを同時に消去するこ とである。消去もしくは書込みに要する電流は不揮発性 メモリのセルのフローティングゲートへの注入、放出現 象により異なるが、例えばトンネル現象による電流では セル当たり10nA程度であり、同時選択されるセル数 が1 Κビットでは10μAとなる。しかし、消去もしく は書込み時の高電圧系電源、CMOS論理回路等の駆動 回路を考慮すると数10mAと大きく、装置全体で複数 のチップが同時消去もしくは書込みを活性化する場合、 相当量の電流になる。このため装置は消費電流増による ノイズ増加、発熱要因による信頼性上の問題が生じる。 なお、1 チップ内の複数セクタの同時駆動は基本的に消 去するセル数が増加することであって1セクタ駆動と大 きな差は無く、複数チップにわたるセクタ駆動に比べて 小電流増加となる程度である。従って、本発明の目的 は、装置全体の消去もしくは書込みにおいて流れる消費 電流を時間的に分散して、不揮発性メモリ装置の消去、 書込み動作、すなわち書換え処理を効率よく低消費電力 で高速化することにある。

[0004]

【課題を解決するための手段】本発明の一実施形態に従えば、上記目的は次のようにして解決される。すなわち、例えば図1に示すように、第1のバッファメモリ (24-1~24-8) は不揮発性メモリの書換え単位であるセクタのメモリ容量を有し、メモリブロック (22-1~22-8) と外部1/〇信号 (38) 間に配置する。すなわち第1のバッファメモリのメモリセルとメモリブロックの1つのセクタのメモリセルは1対1に対応し、データは第1のバッファメモリを介して読出しまたは書込みされる構成とする。加えて不揮発性メモリの消去、書込みすなわち書換えでは、メモリブロック間での

個々のセクタの活性をセクタ毎に時間的にシフト選択さ せ、制御できる構成とする。さらに本発明の他の実施形 態によれば、例えば図7に示すように、第1のバッファ メモリ (24-1~24-8) と外部 I/O信号 (38) 間に第2のバッファメモリ (30-1~30-8) を配置 する。これにより、例えば一度に2セクタ分のデータが 転送可能になるなど、書込み読み出しの実効的な効率向 上に有効である。なお、上記時間シフト選択の制御は消 去、書込みに要する時間がメモリブロックの個々のセク タにより異なるため、最小シフト時間は並列に同時選択 され活性化できるメモリブロックの数で求められ、メモ リ装置(2)の最大許容電流を考慮した値となる。以上 から本発明の不揮発性メモリ装置は消去、書込み、すな わち書換えの速度が最適制御され高速化できる。本発明 の他の特徴については後述の実施例の説明の中で詳述す る。

[0005]

【作用】本発明の代表的な実施形態(図1)では、デー タの書換え、すなわち消去、書込みは第1のバッファメ モリ (24-1~24-8) と対応する個々のメモリブロ ック (22-1~22-8) の各セクタ間で、該当する各 セクタを時間シフトしつつ選択し処理される。その際、 メモリ装置(2)は外部アドレスが入力されると現在の 動作モードで外部アドレスに対応するセクタが消去可能 か否かを判断し、可能であれば該当セクタの消去に入 る。もし書換え中のセクタ数が多く、同時並列書換えが 設定したメモリ装置の最大許容電流を超え、書換え不可 能である場合は一時ウェイトして先に処理中のセクタ完 了を待つ。その完了後に該当セクタの書換え動作に移 る。また書込みは該当するセクタの消去に引き続き実施 され、同様に同時並列書換えが可能なメモリブロック数 の範囲で処理されるので、ブロック数の範囲が超過する 場合は、入力されたアドレスの順序に従い、書込みもウ ェイトする。このように、本発明の不揮発性メモリ装置 ではメモリブロックの各セクタを個々に時間シフト選択 し、消去、書込み制御することにより、消費電流の増加 を抑え、かつトータルの書換え時間を短縮することが可 能になる。一方、本発明の好適な実施形態(図7)で は、第1のバッファメモリ(24-1~24-8)と第2 のバッファメモリ (30-1~30-8) を設けているの で、一度に、2セクタ分のデータが転送可能であり、そ れは所定のセクタに書込みデータを転送しつつできる。 また一方のバッファメモリでは書込みデータを所定セク タに転送しつつ、書込みの間に他方のバッファメモリで は読出しデータを読出すこともできる。従って、書換え 時間はメモリブロック (22-1~22-8) 間の各セク タで時間シフト制御しつつ、かつ2つのバッファメモリ を効率よく制御することで空き時間の有効活用ができ、 さらに高速化することも可能になる。

[0006]

【実施例】以下、図面を参照にして本発明の実施例を詳 細に説明する。図1は本発明の不揮発性メモリ装置の消 去、書込みの概念を示すためのブロック図である。図に おいて、22-1~22-8の各々は電気的に書込み可能 な不揮発性メモリで構成されるメモリブロック、2は同 不揮発性メモリのメモリブロック22-1~22-8を主 体に構成され、メモリボード、メモリカード、メモリモ ジュール等の形態で情報を蓄積する不揮発性のメモリ装 置、4はメモリ装置2の各メモリブロック22-1~2 2-8に対して、読出し動作もしくは消去、書込み等の 書換え動作を制御する装置制御回路、6はメモリ装置2 の外部メモリ制御信号であり、例えばマイクロコンピュ ータ等から指示される読出し、書込み制御信号である。 8は同様にメモリ装置2に印加する外部のアドレス信号 を示す。また、10は外部アドレス信号8及び外部メモ リ制御信号6を基にメモリブロック22-1~22-8の 内部アドレスを発生させ、かつ読出し、書換えの制御を 行なうリードライト回路、40は主にメモリブロックと そのセクタを選択する内部アドレス記憶用のアドレスレ ジスタ、12はメモリブロック22-1~22-8の各ブ ロックを個々に制御するメモリブロック制御回路、14 は同回路12の出力であるメモリブロック制御信号を示 す。一方、24-1~24-8の各々は第1のバッファメ モリであり、51は第1のバッファメモリ24-1~2 4-8からなる第1のメモリバッファ群であり、データ をメモリブロック22-1~22-8に書込む場合、例え ば51の各第1のバッファメモリ24-1~24-8は1 セクタを512バイトとすると4Kビットの書込みデー タが揃うまで一時保持する。また同バッファメモリはメ モリブロックの各セクタへの書換えを時間的にシフトす る際は書込みデータの格納場所となる。なお同図の第1 のバッファメモリの総容量は32Kビット(8x4Kビ ット) になる。さらに16は上記第1のバッファメモリ の制御回路、18は上記第1のバッファメモリの制御信 号、50はメモリブロック22-1~22-8の集合であ るメモリブロック群である。20はメモリブロック22 -1~22-8に実際に供給する内部アドレス信号を示 す。26-1~26-8は内部I/Oバス、28-1~2 8-8はメモリブロックと第1のバッファメモリ間のデ ータバス、38は外部I/O信号、さらに36は外部I /O信号38と内部1/Oバス26-1~26-8を接続 するコモンバス制御部である。一方、42はメモリ装置 を制御するその他の制御回路、また102、104、1 06、108、110は本実施例を説明するために配し た消去、書込みを実施するセクタの位置を示し、t1~ t3、t9は同セクタが活性する時間をそれぞれ示すも ので、所定の時間もしくはランダムな時間に該当するセ クタが活性化することを示している。 φ1は第1のバッ ファメモリ24-1~24-8の制御信号18を活性さ せ、その動作タイミングを決める制御回路16の活性化 信号である。なお、コモンバス制御部36は、第1のバッファメモリ24-1~24-8の出力を第1のバッファメモリの制御信号18でトライステート化する場合、内部1/Oバス26-1~26-8を外部I/O信号38と直接接続して、コモンバス制御部36を省略しても良い。

【0007】次に本実施例の消去、書込みすなわちメモ リ装置2のデータ審換え動作を説明する。不揮発性メモ リの書換え動作は指示された該当するセクタのメモリセ ル内容をまず消去し、その後第1のバッファメモリ24 -1~24-8のデータをメモリセルに書込む順に実施す る。この書込みはメモリセルのフローティングゲートへ エレクトロンもしくはホールを注入する現象であるため 高電圧を必要とし、その印加時間は読出し時間に比べて 長時間となる。このため読出し時間と書込み時間は約2 ~3桁の大きな時間的差が生じる。この書換え時間の長 いことがメモリ装置に不揮発性メモリを使う上の一つの 欠点となる。そこで本実施例では、消去完了、書込み完 了の一連の書換え動作をセクタ毎、順次行なう方法もし くは複数チップの複数セクタをまとめて消去し、次ぎに 書込みを実施する従来方法ではなく、該当するセクタの 消去中にも他のセクタを次々に活性化させる時間シフト 書換え動作を可能とする。

【0008】図1は消去/書込み動作を該当するメモリ ブロックの1セクタもしくは数セクタまとめて実施する 様子を示している。また t 1~ t 3、 t 9 は該当するセ クタの書換え完了後、次のセクタの書換えを実施する時 間経過に即した順序を示している。この書換えを従来方 法で行なうと書換え時間はセクタの書換えアクセス回数 だけ要する。しかし本実施例では、複数個のセクタを所 定時間でシフト選択し、書換えするように機能する。そ の方法は書換えする複数セクタを予め外部アドレスで転 送すると、リードライト回路はこれらのアドレスに関す るセクタアドレスをアドレスレジスタ40に記憶し、各 セクタに対する消去を所定の時間だけシフトしながら実 施する。次いで各セクタを順次書込む。この際、アドレ ス情報と共に入力されたデータは第1のバッファメモリ 24-1~24-8が一時保持して、メモリブロック22 -1~22-8の消去と書込みのタイミングに合わせて展 開できるようにタイミング調整が図られる。また上記ア ドレスレジスタ40では所定のセクタ以外のセクタ選択 を禁止するため、実行中の内部アドレスとこれから実行 するアドレスを記憶するアドレスレジスタを持つ。これ により、次に実行すべきアドレスを記憶できるので消 去、魯込み処理時間が短縮できる。またそのアドレスレ ジスタに加えて、実行中の内部アドレスとこれから実行 する内部アドレスを区別するフラッグビットを少なくと も1ビット有する。またそのフラグビットではアドレス レジスタ40に内蔵する各セクタのアドレスが書込み中 もしくは消去中であることを知ることもでき、それらに よってセクタが審換え完了であるか否かを判定できる。 また該当セクタ以外の消去もしくは審込みアクセスを禁 止する信号として使用しても良い。なお、この消去もし くは審込み状態を知るフラグビットは任意まだは電源立 ち上げ等により最初はクリアされ、その書込みは、メモ リブロック 22-1~22-8からの消去、書込み終了信 号、またはリードライト回路10自体が時間管理して、 フラグビットの情報を審き込み制御するように構成して も良い。

【0009】具体的な動作は、外部アドレスが入力され ると現在の動作モードで外部アドレスに対応するセクタ が消去可能か否かを判断し、可能であれば即該当セクタ の消去に入る。もし消去中のセクタ数が多く同時並列書 換え(消去、書込み)が設定した装置2の許容消費電流 を超え、不可能である場合は一時ウェイトして先に処理 中のセクタ完了を待つ。その完了後に該当セクタの書換 え動作に入る。また書込みは該当するセクタの消去に引 き続き実施され、同様に同時並列書換えが可能なセクタ 数の範囲で処理されるので、セクタ数の範囲が超過する 場合は、入力されたアドレスの順序に従い、書込みもウ ェイトする。このように、不揮発性メモリ装置2ではメ モリブロックの各セクタを個々に時間シフト選択し、消 去、書込み制御されるので、消費電流の増加が抑えられ 書換え時間が短縮される。このようにフラグビットは書 換え動作の管理ビットとして参照、更新される。

【0010】このような時間シフト選択によるセクタ制 御は、書換えに要する消去もしくは書込み時の電流が、 複数の不揮発性メモリブロックの並列動作時に許容でき る電流範囲で実施される。すなわち、装置の高速化は並 列書換え動作による速度向上と同時に生じる複数の不揮 発性メモリブロックの最大活性電流を許容できる最適な 並列書換え数で達成される。例えば装置は各メモリブロ ックの消去、書込みに必要な高電圧系の回路起動、消去 もしくは書込み回路系の充放電、CMOS論理回路の起 動時に流れる電流が大部分を占めるため、そのピーク電 流を避けるようにシフト選択動作を行なうと良い。な お、消去動作の一部分で大きな電流が流れ、その他では 低レベルの電流となるメモリブロックは、上記書換え方 法によりその大きな電流が流れる期間を回避すること で、さらに同時に活性できるメモリブロック数を多くで きる。例えば、メモリプロックのセクタ選択時のピーク 電流100mA、定常電流20mAで装置の許容電流を 200mAとする。その場合、装置の電流はシフト選択 動作でピーク電流100mA、定常電流100mAとな るので5個のメモリブロックの消去が上記動作ででき る。また消去と書込みが同程度の消費電流でない場合、 例えば曹込みに大館流が流れる場合は曹込みのメモリブ ロック活性数を抑制防止する制御を行なえばよい。さら に消去、書込みに要する時間が個々のセクタによりばら つく場合は、消去、書込みすなわち書換えの時間シフト

処理は複数の不揮発性メモリブロックの活性電流を許容できる範囲で最適な並列番換え数とその数以下の範囲で実施される。また最小シフト時間は並列に同時選択され活性化されるメモリブロックの数で計算され、その値は 装置の最大許容電流を考慮した数値となる。

【0011】次に上記装置において1メモリブロック毎 の書換速度をもとめる。その条件は消去、書込み動作 で、セクタ単位512バイト、1セクタの消去時間10 ms、書込み時間5μs/バイトとし、第1のバッファ メモリを8個配置、同バッファメモリの8個全てに対し て必ず毎回アクセスされたと仮定する。その場合、従来 方法では上記不揮発性メモリの書換えの速度が約12. $5 \text{ m s} / 512 \text{ //} + (= 10 \text{ m s} + 5 \mu \text{ s} \times 512)$ になる。一方、本実施例の時間シフト書換え動作では、 上記ピーク電流を避ける程度に時間シフトした定常電流 状態で消去の並列数を4個許容すると、書換えの速度は 約5ms/512バイト {= (10ms X 8/4+5 μ s X 5 1 2 X 8) / 8 となり、従来の約 2 倍高速化で きる。さらにバッファメモリが多く配置される装置では より高速になる。なお、同一のセクタに書込む場合は対 応する第1のバッファメモリにデータが存在する場合が あるので、消去、書込みの書換え頻度を低減できる効果 もある。一方、消去、書込みを実行するセクタのアドレ スはアドレスレジスタ40によって一時保持され、外部 アドレスと非同期で実施できる構成としても良く、また 外部アドレス8の印加タイミングで、外部アドレス8そ のものを内部アドレス20として各メモリブロックに印 加しても良い。

【0012】一方、バッファメモリの他の役割は、外部 アドレスが次々に入力され、同様にデータが入力された 場合でも、アドレスレジスタ40でのアドレス記憶とバ ッファメモリ24-1~24-8のデータバッファリング によって整然と処理でき、書換えは一定速度で実施でき るよう制御される。なお、上記のようにバッファメモリ の容量は少なくとも各メモリブロックのセクタに対して 同一容量があれば良いが、書換えのための多くの外部ア ドレス及びデータを先行的に入力する場合は、アドレス レジスタとバッファメモリの容量増加とこれらの制御を 考慮すれば良い。なお、不揮発性メモリのメモリセルの 書換えではセクタ毎のメモリセルの書込みと書込み完了 を確認すなわち書込みベリファイするため、セクタと同 一容量のデータラッチ回路が必要であることも考えられ る。その場合は、データラッチ回路と第1のバッファメ モリの組合せもしくはデータラッチ回路自体を第1のバ ッファメモリとしてシフト選択書換えを行っても良い。 【0013】本実施例による構成では、書換えてないメ モリプロックのセクタ全てに対して読出しを実施でき、 通常のアドレスアクセスであるバイト毎の読出しに加え て、バッファメモリに1セクタ分の内容を同時保管して 逐次出力するページアクセスができる。また書換え動作 中は該当する第1のバッファメモリの書込みデータを基にメモリブロックのセクタを書換えながら、他のメモリブロックのセクタでは読出しするように制御して、書込み兼読出しをしても良い。この書込み兼読出しの制御では、第1のバッファメモリへ書込むセルの読出しデータ転送が通常のメモリと同様に高速で実施できるので、読出し時間は従来のように不揮発性メモリの書換え完了の長い時間を待つことは無い。書換えと読出しが同時並列実施される場合の電流増加も書換え動作時と同様に、活性するメモリブロックの数は制御される。なお、第1のバッファメモリはメモリセルにデータを書込む前もしくは更新後のデータであればメモリブロックへの書込みもしくは読出しのキャッシュメモリとして機能することは言うまでもない。

【0014】図3に第2の実施例を示す。同図におい て、図1と同一部分には同一番号を付すことにより説明 を省略する他、記号のADはアドレスおよび書込みデー タの転送動作期間、Eは該当するメモリブロックのセク タの消去動作期間、Wは書込み動作期間をそれぞれ示 す。同図は不揮発性メモリ装置2が書換え時の時間 t の 経過に対して、メモリブロック22-1~22-8の各メ モリブロック内の各セクタが消去E、書込みWの上記動 作状態に推移するタイムシーケンスを示している。以 下、図1と図3を用いて本発明におけるデータの書換え タイミングを摸式的に説明する。本実施例では時間 t 1 においてバッファメモリ24-1の内容が、該当するメ モリブロック22-1のセクタ102に対して、まず消 去E、次いで書込みWと順に制御される。さらにバッフ アメモリ24-2と対応するメモリブロック22-2のセ クタ104に対しては時間 t2と t1の差の期間シフト し消去E、書込みWが開始される。以下、他のメモリブ ロック22-3~22-8に対しても同様に行われ、書込 みWは次ぎのセクタと重なること無く実施される。な お、消去Eもしくは書込みWの時間は各セクタで異な る。このため、本実施例の具体的な構成では図1で述べ たアドレスレジスタ40に付加したフラグビットが各セ クタ毎の書込み動作の完了で書換えられ、始めて次のセ クタの書込みWを開始許可するよう機能する。上記書換 えの処理方法により、書込み時の複数セクタ同時活性に よる電流集中を分散低減でき、書換え時間が高速化でき

【0015】図4に第3の実施例を示す。同図において、図1及び図3と同一部分には同一番号を付すことにより説明を省略する。以下、図4を用いて本発明におけるデータの書換えタイミングを説明する。同図ではメモリブロック22-1の所定の時間 t 1でセクタ消去Eを行い、その消去動作に要する時間だけ遅延して次のメモリブロック22-2のセクタの消去Eが開始される。従って、先に活性したセクタの書込みWと次のセクタの消去Eが重なる動作となる。また書換えアドレスとデータ

はアドレスレジスタ40と第1のアドレスバッファに記憶され、番込みWの時間が長くなった場合は、図3の実施例と同様に次ぎのセクタの番込みWに重ならないよう制御される。一方、消去Eは常に1メモリブロック内の1セクタもしくは複数セクタが対象であり、本実施例はメモリブロックの消去E時の電流が大きく、少なくとも消去Eと番込みWの並列処理ができ、消去の並列化が困難な場合に効果がある。上記番換えの方法によって、従来の番換え方法より高速化できる。

【0016】図5に第4の実施例を示す。同図におい て、図1及び図4と同一部分には同一番号を付すことに より説明を省略する。以下、図5を用いて本発明におけ るデータの書換えタイミングを説明する。同図はメモリ 装置2において書換え動作が指示されるとメモリブロッ クの所定のセクタを先ず消去する。この動作は書換えア ドレスを記憶するアドレスレジスタ40と第1のバッフ ァメモリ24-1~24-8に記憶されたデータをアドレ スレジスタ40に付加したフラグビットを基に開始し、 アドレスレジスタ40と第1のバッファメモリのセット 数以内で連続消去可能となる。次いで装置は書込み動作 を実施する。これにより装置内では、消去もしくは書込 み動作が交互に発生する回数を低減し、消去及び書込み の各動作に必要な各種電源の切替え、すなわち立ち上 げ、立ち下げが消去、書込み毎に一回となる。例えば同 図においては、メモリブロック22-1を時間 t 1から 消去し、消去完了後は22-2、22-4、22-8の順 で消去し、そして再度メモリブロック22-2を選択す る5つのセクタを対象とする書換えの例である。ここ で、t5の時間で再選択されたメモリブロック22-2 を消去するような命令がきたときは、先に時間 t 2 のタ イミングで消去されている。すなわち消去に関するフラ グビットをみると消去が完了し、かつ書込みに関するフ ラグビットをみると書込みがこれからであるので t 5の タイミングではここの消去を飛ばして22-1に書き込 む。消去命令を受けるセクタはt1、t2、t3、t 4、 t 5 の 5 つになるが、実効的に t 5 は飛ばし、書込 みは4ヵ所に書込めばよい。なお、t5のタイミングで 入力されたデータはメモリブロック22-2に対応する 第1のバッファメモリ24-2の内容のみを修正するこ とになる。次いで、4つのセクタの書込みに移る。この 際はメモリブロック22-2を図5のように2番目に書 込みしても良いし、メモリブロック22-2を4番目す なわち時間的に図5の最後に書込むよう構成しても良 い。以上のタイムシーケンスによって、消去動作では電 源の立ち上げ、立ち下げが1回となり、また書込みも1 回となるので、図3もしくは図4で示したような消去、 曹換えの対での動作が繰返し実施される場合に比べて、 **掛換え時間を短縮できる。また、同一セクタに対するデ** ータ修正は、書込み動作に入る以前であればパッファメ モリの内容を修正するので容易である。なお、本方法で

は消去時のセクタが重ならない例で示しているが、上記 図3の実施例で示したように消去が複数の不揮発性メモ リブロックの活性電流を許容できる範囲であれば、それ らのメモリブロックの活性数以下で実施できることは言 うまでもない。書込みも同様である。なお同一メモリブ ロックの異なるセクタの連続消去、書込みでは該当メモ リブロックに対して複数のバッファメモリを要するの で、メモリブロックと対となる第1のバッファメモリに 加えてアドレスレジスタを複数セット準備すれば良い。 【0017】図6に第5の実施例を示す。同図におい て、図1及び図3と同一部分には同一番号を付すことに より説明を省略する。以下、図1と図6を用いて本発明 におけるデータの書換えタイミングを説明する。同図は 消去Eの動作活性時間を分割した場合を示している。同 図は、装置の電流が書込みWに大となる例であり、従っ て、その動作は該当セクタが書込み中は、その他のセク タは消去Eもしくは書込みWを禁止するように機能す る。すなわち消去動作は、該当するセクタの書込み中、 他のセクタの消去もしくは書込み動作を禁止し、細かく 分割されながらセクタ消去に必要な時間が加算され実施 される。例えばメモリブロック22-5のセクタに対し ては消去E、非活性状態の空き時間、消去E、空き時 間、消去Eと繰返し消去動作が入る。なお、反対に消去 E時に装置の電流が大となる場合は他のセクタの消去動 作を禁止し、書込みが実施される。本実施例によって、 メモリ装置2の電流が抑制され、かつ装置全体での書換 え時間は高速化できる。

【0018】図7に第6の実施例を示す。同図におい て、図1と同一部分には同一番号を付すことにより説明 を省略する他、30-1~30-8は第2のバッファメモ リ、53は第2のバッファメモリ30-1~30-8の集 合である第2のバッファメモリ群、34は第2のバッフ アメモリの制御信号、44は第2のバッファメモリの制 御回路、φ2は第2のバッファメモリ制御回路44の活 性信号をそれぞれ示す。以下、図7を用いて実施例にお ける書換え動作を説明する。本実施例の基本的な動作は 図1と同様であり、加えて第2のバッファメモリ30-1~30-8を付加することで、次の動作が可能にな る。第1のバッファメモリ24-1~24-8とI/O信 号38との間の書込みデータ転送では一般に書換え時間 の長さに比べて非常に短く、相当の非活性期間すなわち 未使用の空き時間がある。この空き時間を活用すること で実効的な書込み、読出しの効率向上が図れる。例え ば、バッファメモリが2つあるので一度に2セクタ分の データが転送可能であり、それは所定のセクタに書込み データを転送しつつできる。また一方のバッファメモリ では書込みデータを所定セクタに転送しつつ、書込みの 間に他方のバッファメモリでは読出しデータを読出すこ ともできる。従って、書換え時間はメモリブロック (2 2-1~22-8) 間の各セクタで時間シフト制御しつ

つ、かつ2つのバッファメモリを効率よく制御すること で空き時間の有効活用ができ、さらに高速化できる。一 方、書換え時のバッファは主に第1のバッファメモリ2 4-1~24-8に対応させ、第2のバッファメモリ30 -1~30-8は読出し専用に利用し、該当セクタの書込 み兼他のメモリブロックのセクタ読出しに活用できる。 **読出しのみの動作では2つのバッファメモリに交互にデ** ータを取り込み、交互に読出しすることによって実効的 な読出し時間の短縮を図ることもできる。 さらに図4に 示したような続けて同一セクタがアクセスされた場合の 読出し、書換え動作では、バッファメモリを交互に活性 させ読出しデータを第1のバッファメモリに格納し、書 込みデータを第2のバッファメモリに一時的に格納す る。第1のバッファメモリのデータ読出し後は、第2の バッファメモリから第1のバッファメモリに書込みデー タを転送する等でその目的が達成される。なお、内部ア ドレスを記憶するアドレスレジスタ40は必要に応じて 増加し、2系統のバッファメモリに対応し制御すれば良 い。また第1と第2のバッファメモリはメモリブロック に対して並列構成としても良い。この場合は、第1と第 2のバッファメモリの活用方法が対等になるので、メモ リブロックのセクタに対するバッファメモリの容量が2 倍と考えても良く、また一方を書込みデータ専用に、他 方を読出しデータ専用にと区分したデータ処理にするこ とができる。以上のように本実施例の構成は書換え動作 に対して第1のバッファメモリと第2のバッファメモリ を時間的に効率良く制御して、並行動作もしくは一方の 空き時間を活用できるので装置の高速化に寄与する。ま た読出しと書換えの並行処理では2つのバッファメモリ を交互に活用して同一セクタに対するデータの衝突を避 ける、またはバッファメモリのデータを更新する等々が 容易になる。なお、第1のバッファメモリはメモリブロ ックのセクタ書換え時に複数のメモリセルに一度にデー タを印加することから設けたメモリブロック内のデータ ラッチ回路を利用しても良い。その場合の出力データ は、メモリブロック内でデータラッチ回路の書込みデー タが書換え完了時に保持される場合と、変化する場合が あるため、変化する書換え方式では、書換え完了後に再 度メモリセルから読出すことになる。一方、第1と第2 のバッファメモリの両者に書込みデータを入れ、第2の バッファメモリの内容をデータ読出しに使うように制御 しても良い。

【0019】図8に第7の実施例を示す。同図において、図1と同一部分には同一番号を付すことにより説明を省略する他、52は第3のバッファメモリ、56は第3のバッファメモリの制御信号、54は第3のバッファメモリの制御回路、ø3は第3のバッファメモリ制御回路54の活性信号をそれぞれ示す。本実施例では第1のバッファメモリ24-1~24-8はそれぞれ対応するメモリブロック22-1~22-8に取り込まれたデータラ

ッチ回路として不揮発性のメモリセルの書換え完了まで のデータを保持する。したがって図8に示すように、第 1のバッファメモリ24-1~24-8はメモリプロック 22-1~22-8とともに同一メモリブロック群50 に収容される。また本実施例では第3のバッファメモリ 52が、外部1/O信号38と1/Oコモンバス26-1~26-8とのバッファであるとともに、読出し書込 みデータを一時的にストックする。さらにメモリブロッ .クを任意に選択して上記のストックした書込みデータに より所定のセクタに書換えを行う。本実施例では第1と 第3のバッファメモリは以上のような構成と作用を有す るのでデータ転送の速度を上げることができる。以下、 図8を用いて本実施例における書換え動作を説明する。 本実施例の基本的な動作は図1と同様であり、上記実施 例で述べた時間シフト選択書換えは個々のメモリブロッ クの開始アドレスを一時保持するアドレスレジスタ40 を複数配置し、バッファしたデータを各メモリブロック のセクタへ次々に切替え転送するよう構成することで達 成される。これは、バッファメモリ52から各セクタに 対応する第1のバッファメモリ24-1~24-8すなわ ちデータラッチ回路へのデータ転送がセクタのメモリセ ル書込み時間より十分速いことによる。すなわち書込み データの各セクタへのセット時間はセクタで書込み動作 が重ならない場合、データ転送時間は例えば10μs/ セクタ (=上記 I/O信号38からバッファメモリまで のデータ転送速度20nsX512バイト)程度であ り、書込み時間10ms/セクタに比べ十分速い。な お、この場合は不揮発性メモリに設けられたデータラッ チ回路が上記したように第1のバッファメモリであり、 メモリセルの書換え完了前までのデータを保持すること になる。このように本実施例によっても、上記データラ ッチ回路を第1のバッファメモリとして、また少なくと も1セクタ分の小容量を第3のバッファメモリ52とす る構成によってシフト選択書換え動作が可能になる。

【0020】以上説明したように本発明によれば、不揮 発性メモリ装置はI/O端子すなわち外部I/O信号3 8とメモリプロックのセクタ間にバッファメモリを挿入 し、各セクタの書換えは時間シフト選択で効率良く実施 できるので、高速に情報を記憶することができる。また バッファメモリはそのデータの読出しもしくは書込み動 作時にキャシュメモリ機能としても働くため、そのバッ ファメモリにより不揮発性メモリの書換回数を抑制し低 減する効果がある。さらにセクタの書換えを開始するア ドレスは、制御部のアドレスレジスタに少なくともセク タのアドレスで記憶し、かつレジスタに付加した書換え を必要とする「しるし」としてフラグビットを消去、書 込みに応じてそれぞれ書換え更新し、また書込み完了後 はフラグビットを書換え不要と書換えるような構成とし てもよい。このようにするとフラグビットの判定で書換 え完了の確認ができる。この曹換えアドレスの記憶は基

本的に書換え処理の期間一時的に記憶できればよいので DRAMもしくはSRAMのような揮発性メモリでよい。これにより回路構成とリードライト回路の制御が簡単になる。なお、バッファメモリはDRAMもしくはSRAMでもよいが、転送中の電源遮断、また電池レベルが低下した場合は、外部から書込みデータを再転送するが、そのセクタの開始アドレスデータ等を上記第1もしくは第2のバッファメモリの1つを不揮発性メモリ等で構成されるメモリに記憶するのであれば、電源レベル復帰後、セルフで再書込みするよう構成することもできる。さらにフラグビットを不揮発化して、書込みプロテクト信号に用いても良い。一方、上記実施例で述べた書換え時の時間シフト選択の方法はメモリ装置の動作モード選択機能とともに組入れ、種々選択できるようにしてもよい。

【0021】なお、本発明は上記実施例に限定されるも のではない。例えば、装置の外観、形状や情報の記憶方 法は必要に応じて種々変形できる。また消去、書込みの 手順などについても変更でき、その全部もしくは一部を 装置の外部から制御してもよい。その場合は、消去もし くは書込みを実行中である旨の情報を装置の外部へ出力 することで制御が容易となる。一方、メモリ装置の構成 では実施例で示したI/O信号の数、セクタの数に限定 されるものではなく、またセクタの集合であるメモリブ ロックに対しても複数セクタの選択時に流れる電流の増 加はメモリブロック間のセクタ選択時に比べ微々たる量 であり、メモリブロック内の複数セクタを時間シフト選 択することも容易なことは言うまでもない。さらにメモ リブロック内が分割され、分割されたメモリアレイのそ れぞれがメモリブロックと同様に書換え、読出しが可能 である場合も同様に本発明を適用できる。なお、バッフ ァメモリの構成は1ポート形メモリに限定することなく シリアルポートとパラレルポートを有するマルチポート 形メモリであってもよい。その場合、装置はシリアルデ ータを高速に転送でき、かつ容易に実施できる。

【0022】一方、上記実施例がセクタ単位で情報を転送することから、それに対応する形で例えば半導体不揮発性メモリであるフラッシュメモリのメモリブロ、不良もしくはビット線不良を管理して、不はさらットの存在するセクタをマスクしてもよい。これはさらにメモリ装置内部に電気的書込み可能なリードオンリメモリを不良セクタの管理に用いることでリアルタイで教済動作可能なセクタ教済回路を有する装置を構築でする。これにより、これまで廃棄した部分良品のメモマクタと正常なセクタを管理するため読出し、書換えのアドレスレジスタを含めたセクタ管理テーブルを装置内に設けることになる。その場合に、各セクタの内ドレスを内蔵するセクタ管理テーブルを有して、該テーブルによる不良セクタへの消

去、書込み、読出しアクセスが、予備のセクタへのアクセスとなるよう構成してもよい。また不良セクタは 1/ 〇端子を介して装置外部に出力して外部管理することも考えられる。

【0023】さらに本発明は実施例において装置としてメモリブロックの集合体を考慮したが、大容量化されたメモリ装置チップ、例えばメモリブロック、バッファメモリ、リードライト回路の装置制御回路等から成るメモリ装置において、少なくとも2つを同一半導体基板上に設ければよい。またはロジックインメモリもしくはウェーハ上に構築するウェーハスケールインテグレーション等の半導体メモリ、光磁気ディスクのようなセクタ単位で書換えが行なわれるメモリ装置、もしくはこれらの併用によるメモリ装置に対しても活用できることは言うまでもない。すなわち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

[0024]

【発明の効果】本発明によれば、各セクタの消去、書込み動作を時間シフト選択で処理する。この処理では同時に複数のメモリブロックの消去もしくは書込みが重なることも考えられるが、装置の消費電流は、外部のアドレス入力信号及びメモリ制御信号もしくはそれらを入力として活性される内部のアドレス、制御信号に抑制され、またピーク電流を避ける形で時間シフト選択されるため大電流になることはない。また装置は過大な電流がないことから熱の発生を抑制し、低ノイズレベルを維持でき、信頼性が向上する。なお、情報保持に電源がいらないビット単価の安いDRAM並みの不揮発性メモリで、さらに部分的に良品でありながら不良品として従来廃棄されていた半導体メモリを利用できるため大容量メモリ装置が低コストでできる。

【図面の簡単な説明】

【図1】本発明の不揮発性メモリ装置の消去、書込みの概念を示すためのブロック図。

【図2】従来の技術による不揮発性メモリ装置を説明するためのブロック図。

【図3】本発明の第2の実施例を説明するためのタイムシーケンス。

【図4】本発明の第3の実施例を説明するためのタイム シーケンス。

【図5】本発明の第4の実施例を説明するためのタイム シーケンス。

【図 6 】本発明の第 5 の実施例を説明するためのタイム シーケンス。

【図7】本発明の第6の実施例を説明するためのブロッ ヶ岡

【図8】本発明の第7の実施例を説明するためのブロッ ク図。

【符号の説明】

2…メモリ装置 4…装置制御回路 6…外部メモ

リ制御信号

8…外部アドレス信号

10…リード

ライト回路

12…メモリプロック制御回路

14…メモ

リブロック制御信号

16…第1のバッファメモリ制御回路 18…第1のバッファメモリ制御信号

20…内部アドレス信号

22-1~22-8...

メモリプロック

24-1~24-8…第1のバッファメモリ

26-1~26-8…I/Oコモンバス

28-1~28-8…データバス

30-1~30-8…第2のバッファメモリ

34…第2のバッファメモリ制御信号

ンバス制御部


38…外部 I / O信号

4 2…その

36…コモ

【図1】

▼ 本発明の装置の消去、書込みの概念圏



他の制御回路

44…第2のバッファメモリ制御回路

50…メモ

リプロック群

51…第1のパッファメモリ群

52…第3

のバッファメモリ

53…第2のバッファメモリ群

54…第3のバッファメモリ制御回路

56…第3のバッファメモリ制御信号

102、104、106、108、110…選択される セクタ

E…消去動作期間 W…書

W…書込み動作期間 t1~t9

…セクタ活性時間

AD…アドレスおよび書込みデータの転送動作期間


φ1…第1のバッファメモリ制御回路の活性信号

φ 2…第2のバッファメモリ制御回路の活性信号


φ 3…第3のバッファメモリ制御回路の活性信号

[図2]


② 2 従来の装置を説明するためのブロック団



② 3 本発明の第2の実施例を説明するためのゲムシーケンス




② 4 本発明の第3の実施例を説明するための タイムシーケンス




【図5】

②5 本発明の第4の実施例を説明するためのタ14シーケンス



【図7】

②7 本発明の第6の実施例を説明するためのブロック図



≥ 6 本発明の第5の実施例を説明するためのタイムシーケンス





図8 本発明の第7の実施例を説明するためのブロック図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
П отнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.